이 책의 특징
1. 프로그램 실행 장치로써 컴퓨터 구조를 분석한다.
2. 컴퓨터의 동작을 이해할 수 있도록 충분한 예제와 실습 문제를 제공한다.
3. 하드웨어와 소프트웨어를 연결하는 명령어를 상세하게 다룬다.
4. RISC 형식의 8비트 프로세서인 ToyCOM을 설계하고 구현한다.
5. ToyCOM 시뮬레이터를 통하여 프로세서의 단계별 동작을 한눈에 확인할 수 있다.
6. 최신 프로세서에 적용되는 고성능 프로세서 기술을 소개한다.
개정판에서 추가되거나 달라진 부분
1장에 컴퓨터의 발달 과정을, 2장에는 정논리와 부...
이 책의 특징
1. 프로그램 실행 장치로써 컴퓨터 구조를 분석한다.
2. 컴퓨터의 동작을 이해할 수 있도록 충분한 예제와 실습 문제를 제공한다.
3. 하드웨어와 소프트웨어를 연결하는 명령어를 상세하게 다룬다.
4. RISC 형식의 8비트 프로세서인 ToyCOM을 설계하고 구현한다.
5. ToyCOM 시뮬레이터를 통하여 프로세서의 단계별 동작을 한눈에 확인할 수 있다.
6. 최신 프로세서에 적용되는 고성능 프로세서 기술을 소개한다.
개정판에서 추가되거나 달라진 부분
1장에 컴퓨터의 발달 과정을, 2장에는 정논리와 부논리에 대한 설명을, 4장에 프로세서 레지스터의 예로써 ARM 프로세서 레지스터를 추가하였다.
7장 프로세서 설계에서 제안하는 ToyCOM 프로세서의 스택 운영 방법을 변경하였다. 초판에는 푸시 동작에서 스택 주소가 증가하는 것으로 설계하였는데, 일반적으로 반대로 동작하는 프로세서 사례가 많음을 고려하여, 푸시할 때 스택이 감소하는 것으로 변경하였다. 이에 따라 부록으로 제공하는 ToyCOM 시뮬레이터도 수정하였다. 초판에는 ToyCOM의 제어신호를 추출하는 과정을 8장에서 매우 자세하게 설명하였는데, 컴퓨터 하드웨어의 동작을 이해하는 수준으로 볼 때 이 부분이 어렵다고 판단되어, 제어신호 추출 결과만을 7.6절에 제시하였다. 즉, 초판의 ‘8.2 제어신호 추출’을 ‘7.6 제어신호’로 옮기면서 추출 과정을 생략하고 제어신호 생성 결과만을 제시하였다.
초판에는 ‘8장 하드와이어드 제어장치’, ‘9장 마이크로프로그램 제어장치’로 분리하여 제어장치를 만드는 과정을 자세하게 설명하였으나, 이번에는 두 가지를 합쳐 각 제어장치의 구조 및 동작 원리 위주로 ‘8장 제어장치’를 다시 작성하였다.
11장 고성능 컴퓨터에는 SIMD형 컴퓨터에 최신 동향을 반영하여 SIMD형 명령어 확장과 그래픽 프로세서의 구조를 소개하는 부분을 추가하였고, 마지막 부분에 병렬처리의 속도 개선에 대한 한계를 논하는 암달의 법칙과 구스타프슨의 법칙에 대한 소개를 추가하였다.
이 책의 내용
1장과 2장은 컴퓨터 구조를 설명하기 위한 서론 부분에 해당한다. 1장은 컴퓨터 구조가 다루는 범위를 제시하고 컴퓨터의 발달 과정을 다룬다. 2장은 기초 지식으로서 조합 논리회로와 순차 논리회로의 빌딩 블록들을 소개한다.
3장은 컴퓨터의 세 가지 구성 요소인 중앙처리장치, 기억장치, 그리고 입출력장치가 서로 협동하여 프로그램을 실행하는 과정을 설명한다. 4장부터 8장까지는 중앙처리장치를 설명한다. 중앙처리장치는 명령어 실행부와 제어신호 생성부로 나눌 수 있다. 명령어 실행부는 4장에서 주로 설명하는 레지스터와 5장에서 다루는 연산기로 구성되어 있다. 6장은 실행부와 제어부를 연결하는 개념인 명령어를 다룬다. 7장에서 RISC 형식의 8비트
프로세서인 ToyCOM을 설계한다. 중앙처리장치의 구성 요소들과 명령어의 특징을 종합하여 간단한 프로세서를 설계하는 과정을 제시하였다는 것이 이 교재만의 특징일 것이다. 8장은 제어장치를 구현하는 두 가지 방법인 하드와이어드 방법과 마이크로프로그램 방법의 특징과 구조를 설명한다.
9장은 기억장치 소자와 캐시 기억장치를 설명한다. 컴퓨터 하드웨어를 구동하는 운영체제를 위한 가상 기억장치도 간단하게 소개한다. 10장은 입출력장치의 개요와 프로그램, 인터럽트, 그리고 DMA 방식에 의한 세 가지 입출력 방식을 다룬다. 마지막으로, 11장은 RISC 프로세서의 특징과 슈퍼스칼라 프로세서, 그리고 고전적인 병렬 컴퓨터 분류 방식에 대하여 설명한다.
부록으로 제공하는 ToyCOM 시뮬레이터는 이 교재에서 개발한 프로세서인 ToyCOM을 프로그램으로 구현한 것으로, 프로그램의 실행 과정을 시스템 클럭 단위로 관찰할 수 있도록 개발한 응용 프로그램이다.

CHAPTER 01 컴퓨터 구조 소개
1.1 컴퓨터 구조의 범위
1.2 컴퓨터의 구성 요소
1.3 컴퓨터의 발달 과정
1.3.1 세대별 컴퓨터 구분
1.3.2 마이크로프로세서 이후의 컴퓨터 발달 과정
1.4 교재의 구성
연습문제
CHAPTER 02 논리회로 기초
2.1 수와 코드
2.1.1 수의 체계
2.1.2 R진법의 수
2.1.3 진법 변환
2.1.4 2진수, 8진수, 16진수
2.1.5 코드(Code)
2.1.6 이진화 십진 코드
2.1.7 문자 코드
2.2 조합 논리회로
2.2.1 논리 게이트
2.2.2 정논리와 부논리
2.2.3 조합 논리회로의 표현
2.2.4 디코더
2.2.5 인코더
2.2.6 멀티플렉서와 디멀티플렉서
2.2.7 가산기
2.3 순차 논리회로
2.3.1 플립플롭
2.3.2 레지스터
2.3.3 시프트 레지스터
2.3.4 카운터
2.4 레지스터 전송 언어
2.4.1 마이크로오퍼레이션
2.4.2 레지스터 전송 언어의 표현
2.5 요약
연습문제
CHAPTER 03 컴퓨터 구조의 개요
3.1 프로그램의 실행
3.1.1 기계어 프로그램
3.1.2 프로그램 내장형 컴퓨터
3.2 컴퓨터의 구성 요소
3.2.1 중앙처리장치
3.2.2 주기억장치
3.2.3 입출력장치
3.3 시스템 버스
3.3.1 시스템 버스의 구성
3.3.2 제어 신호의 종류
3.3.3 계층적 버스
3.4 명령어
3.4.1 명령어의 구성 요소와 종류
3.4.2 오퍼랜드
3.5 명령어 실행 과정
3.5.1 프로그래머 모델
3.5.2 프로그램 실행 과정
3.6 요약
연습문제
CHAPTER 04 중앙처리장치
4.1 중앙처리장치 구성 요소
4.1.1 제어장치
4.1.2 연산기
4.1.3 레지스터
4.2 레지스터의 종류
4.2.1 제어용 레지스터
4.2.2 상태 레지스터
4.2.3 명령어 실행용 레지스터
4.2.4 스택 포인터
4.2.5 베이스 레지스터
4.2.6 인덱스 레지스터
4.2.7 레지스터의 예
4.3 인터럽트
4.3.1 인터럽트 개념
4.3.2 인터럽트 처리 과정
4.3.3 인터럽트 가능 플래그
4.3.4 인터럽트 서비스 루틴
4.4 명령어 사이클
4.5 요약
연습문제
CHAPTER 05 연산기
5.1 연산기 개요
5.2 정수
5.2.1 부호화 크기
5.2.2 보수
5.2.3 2의 보수
5.3 논리 연산
5.3.1 NOT 연산
5.3.2 AND 연산
5.3.3 OR 연산
5.3.4 XOR 연산
5.4 시프트 연산
5.4.1 논리 시프트
5.4.2 산술 시프트
5.4.3 회전
5.5 정수 산술 연산
5.5.1 단항 연산
5.5.2 덧셈과 뺄셈
5.5.3 곱셈
5.5.4 나눗셈
5.6 실수
5.6.1 부동소수점 표현
5.6.2 IEEE 754 형식
5.7 실수 연산
5.7.1 덧셈과 뺄셈
5.7.2 곱셈과 나눗셈
5.8 요약
연습문제
CHAPTER 06 명령어 집합
6.1 명령어 특성
6.1.1 명령어 구성 요소
6.1.2 명령어 표현
6.1.3 명령어 종류
6.1.4 명령어 형식
6.2 주소의 수
6.2.1 3-주소 명령어 형식
6.2.2 2-주소 명령어 형식
6.2.3 1-주소 명령어 형식
6.2.4 주소 수와 명령어 형식
6.3 주소지정방식
6.3.1 즉치 주소지정방식
6.3.2 직접 주소지정방식
6.3.3 간접 주소지정방식
6.3.4 레지스터 주소지정방식
6.3.5 레지스터 간접 주소지정방식
6.3.6 변위 주소지정방식
6.4 오퍼랜드 저장
6.4.1 데이터 정렬
6.4.2 바이트 순서
6.5 명령어 종류
6.5.1 데이터 전달 명령어
6.5.2 입출력 명령어
6.5.3 산술 연산 명령어
6.5.4 논리 연산 명령어
6.5.5 데이터 변환 명령어
6.5.6 상태 레지스터 조작 명령어
6.5.7 분기 명령어
6.5.8 서브루틴 호출 명령어
6.5.9 인터럽트 명령어
6.5.10 시스템 제어 명령어
6.6 요약
연습문제
CHAPTER 07 중앙처리장치 설계
7.1 프로그래머 모델
7.2 명령어 형식
7.3 명령어 집합
7.3.1 데이터 전달 명령어
7.3.2 데이터 처리 명령어
7.3.3 비교 및 플래그 설정 명령어
7.3.4 분기 명령어
7.3.5 서브루틴 호출 및 인터럽트 명령어
7.3.6 시스템 관리 명령어
7.4 명령어 사이클
7.5 마이크로오퍼레이션
7.5.1 인출 단계
7.5.2 실행 단계
7.5.3 정지 단계
7.5.4 인터럽트 단계
7.6 제어 신호
7.6.1 마이크로오퍼레이션 선택
7.6.2 제어신호 할당
7.6.3 검증
7.7 요약
연습문제
CHAPTER 08 제어장치
8.1 제어장치 기능
8.2 제어장치 종류
8.2.1 조합 논리회로 구현
8.2.2 순차 논리회로 구현
8.2.3 특성 비교
8.3 하드와이어드 제어장치
8.3.1 타이밍 신호 발생기
8.3.2 명령어 디코더
8.3.3 제어 신호 발생기
8.4 마이크로프로그램 제어장치
8.4.1 마이크로프로그램 동작 제어
8.4.2 제어 신호 부호화
8.4.3 마이크로프로그램 순서 제어
8.5 요약
연습문제
CHAPTER 09 기억장치
9.1 기억장치 특성
9.1.1 기억장치 종류
9.1.2 물리적 특성
9.1.3 용량 및 전송 단위
9.1.4 액세스 방법
9.1.5 성능
9.1.6 기억장치 계층
9.2 반도체 기억장치
9.2.1 종류와 특성
9.2.2 반도체 기억장치의 구조
9.3 기억장치 모듈 설계
9.3.1 기억장치 비트 폭 확장
9.3.2 기억장치 용량 확장
9.4 캐시 기억장치
9.4.1 참조의 지역성
9.4.2 캐시 기억장치 구조
9.4.3 캐시 설계시 고려 사항
9.4.4 매핑 함수
9.4.5 교체 정책
9.4.6 쓰기 정책
9.4.7 일관성 유지
9.5 가상 기억장치
9.5.1 페이지 테이블
9.5.2 변환 우선참조 버퍼
9.5.3 가상 기억장치 기능 확장
9.6 요약
연습문제
CHAPTER 10 입출력
10.1 입출력장치의 개요
10.1.1 입출력장치 종류
10.1.2 입출력 모듈
10.1.3 입출력 주소
10.1.4 입출력 방법
10.2 프로그램에 의한 입출력
10.3 인터럽트 구동 입출력
10.3.1 인터럽트 서비스 루틴
10.3.2 다중 인터럽트 처리
10.3.3 소프트웨어 폴링
10.3.4 다중 인터럽트 요청선
10.3.5 데이지 체인
10.3.6 우선순위 인코더
10.4 직접 기억장치 액세스
10.5 요약
연습문제
CHAPTER 11 고성능 컴퓨터
11.1 RISC
11.1.1 RISC 특징
11.1.2 명령어 파이프라인
11.1.3 분기 예측
11.2 슈퍼스칼라 프로세서
11.2.1 슈퍼스칼라 프로세서의 구조
11.2.2 데이터 의존성
11.2.